toutes les options
bianca  ]
[ Paquet source : yosys  ]

Paquet : yosys-abc (0.52-2)

Liens pour yosys-abc

Screenshot

Télécharger le paquet source yosys :

Responsables :

Ressources externes :

Paquets similaires :

Sequential Logic Synthesis and Verification Algorithms

ABC is a system for synthesis and verification of binary sequential logic circuits appearing in synchronous hardware designs. It combines scalable logic optimization based on And-Inverter Graphs (AIGs), optimal-delay DAG-based technology mapping for look-up tables and standard cells, and innovative algorithms for sequential synthesis and verification.

This is a fork of berkeley-abc maintained by the YosysHQ team for use in the yosys RTL synthesis framework.

Autres paquets associés à yosys-abc

  • dépendances
  • recommandations
  • suggestions
  • enhances

Télécharger yosys-abc

Télécharger pour toutes les architectures proposées
Architecture Taille du paquet Espace occupé une fois installé Fichiers
amd64 4 828,6 ko12 925,0 ko [liste des fichiers]
arm64 4 271,9 ko12 054,0 ko [liste des fichiers]